[공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계)
페이지 정보
작성일 24-06-24 07:07
본문
Download : [공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계).hwp
Download : [공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계).hwp( 99 )
實驗명
Regulator 설계
1. 實驗 목적
다이오드의 여러 가지 특성(特性)을 이용하여 정현파(sine wave)를 7~10V DC전압으로 만들려고 한다.- (a) RC Filter 회로를 그려라. 그리고 이때 사용된 Filter의 R, C 값은 얼마인가
리플전압 (f : 정류 후의 주파수),
리플율
average(평균) 전압(1주기 동안) = 약…(To be continued )
공학,기술,전자회로,실험,정류기,설계,Regulator,설계,기타,실험과제
[공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계)
[공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계)
[공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계) , [공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계)기타실험과제 , 공학 기술 전자회로 실험 정류기 설계 Regulator 설계
설명
실험과제/기타
순서
다. 다음과정에 의해 해결해야할문제를 수행해 보시오.
2. 實驗 방법
(1) Full Wave Rectifier 회로를 이용하여 10V의 정현파를 양(Positive)의 반쪽(Half)의 sine파를 만들어보라. 이때 Full Wave Rectifier는 4개의 다이오드가 이용되는 Bridge 형태의 Rectifier를 이용하시오.
- (a) Full Wave Rectifier 회로를 그리시오.- (b) 사용된 input전압의 크기 및 주파수는
→ 전압 : 진폭 10V, 주파수 : 60Hz- (c) 다이오드의 전류-전압 특성(特性)을 그리시오.
- 약 0.7V에서 급격히 올라가는 것을 볼 수 있다-
(2) 1의 과정이 완성되면 RC Filter를 이용하여, 리플율(ρ)이 20% 이하인 Wave를 만들어 보라. 참고로 리플율은 전압의 average(평균)값과 리플전압의 비(Ratio)이다.


